瞬态电路仿真中常建立线性系统模型,而顺序求解多右端项的三角矩阵十分耗时。为了提高瞬态电路仿真中耗时的三角矩阵回代速度,提出了一种基于异构平台的并行计算方法快速求解三角矩阵。通过优先计算与解向量相关的乘法,挖掘了回代计算的并行性。设计了核心是多个浮点计算功能的运算阵列以及主从两层状态机的控制模块。相比于使用MKL求解库的Intel 24核CPU平台,本架构基于XCZU15EG的Zynq UltraScale系列FPGA进行了线性矩阵求解实验,实验所用矩阵均为对称正定、对角占优且稠密度均大于50%。提出的加速架构求解的平均加速比达到22倍,求解误差在10^-17~10^-14内。实验结果表明,该架构一定程度上提高了矩阵求解速度,适合于较高维度线性矩阵的前后向回代求解。

磁随机存储器作为一种新型非易失性存储,因其优良的读写速度与耐久度特性,在嵌入式存储领域具有广阔的应用前景。然而,由于磁随机存储器的定制化设计通常需要数月完成,具有较长的设计周期,这与片上系统较快的设计迭代需求存在一定矛盾。存储器编译器作为一种快速生成存储器设计的工具,是解决这一矛盾的有效手段。本文从磁随机存储器的全定制设计流程出发,同时对各类存储器编译器的研究现状开展调研,总结了目前存储器编译器工作的现状与挑战,最终讨论了磁随机存储器编译器的设计方法学。

为解决柔性电路板整板自动化布线算法布线效率低、布线效果较差的问题,提出基于模式布线的柔性电路板布线规划算法,采用模式布线近似拟合详细布线,缩小详细布线和布线规划之间的精度误差。同时,根据人工经验设计4种布线模式和若干扇出模式,模拟扇出区内部资源分配和扇出区间排列组合可能出现的情况。针对层分配问题,设计了根据当前布线结果以及未来对其他线网的影响综合评价的层分配算法,针对通道区不允许打孔的约束,根据通道连接扇出区的位置顺序求得通道内布线线网拓扑不交叉序列,并作为分割线上过点位置排列顺序约束。最后,综合比较每个模式下的结果,选择代价最小的结果作为最终布线规划的结果。使用多个工业用例进行测试,实验结果表明,与已有柔性电路板布线规划算法相比,本文布线规划算法可以提升详细布线效率和布线结果。

随着集成电路工艺的不断发展,因电路工作主频的提升和工艺偏差影响的加剧,导致多输入转换(MIS)效应对电路静态时序分析的影响愈发不容忽视,使得传统的单输入转换(SIS)模式单元时序建库方式难以规避保持时间和建立时间的违规。为了表征MIS效应在时序分析中的影响,近年来多个MIS延时模型被提出,但目前大多数模型忽略了输入转换时间和负载对MIS效应的影响,因此精度不高。同时这些模型分别对每个单元进行建模,忽略了MIS效应与单元的晶体管级拓扑结构的关系,进一步影响了表征精度且需要较高表征成本。本文提出了一种基于异质图神经网络的MIS单元延时预测框架,将多输入单元的晶体管级拓扑电路建模成为异质图,利用异质图对影响MIS延时因素进行了全面且有效的表征,多个输入门的MIS效应可以训练为统一模型。在16 nm工艺下,该模型在多组多输入单元上进行了验证。实验结果表明,该模型在将建模开销减少至ANN模型所需开销8.8%的情况下,对于单元的平均误差仅为1.19%,相比ANN模型,精度提高了2.05倍。

随着印刷电路板的高度集成化,传统的芯片安装和散热无法满足整体尺寸和重量的要求。铺铜作为PCB设计环节中最后进行的关键步骤,在提高电路板性能和有效性方面具有重要作用。本文针对高密度印刷电路板上存在的圆形特征,提出了一种基于完整图形的信息分类和区域计算的快速铺铜算法,并对铺铜过程中产生的孤岛提出了搜索方案。其核心思想如下:首先根据图形信息对大量特征进行区域划分,然后根据碰撞关系对其分簇,基于分簇结果得到外包络边链和孤岛边链,最后通过环和孔的边链关系得到铺铜结果。算法在 3.20 GHz、16 GB 内存的Windows 10环境下运行,使用工业用例测试数据进行验证。实验结果表明,与开源的基于拟合多边形的铺铜工具相比,在面向大规模场景时,铺铜结果不依赖于拟合多边形边数,时间缩短了约60%。

目前,基于解析方法的布图规划取得了很好的结果,模块翻转有实际应用场景且可以进一步优化结果, 但解析方法尚无法处理模块翻转问题。因此,本文首次尝试使用统一的解析方法来解决这一问题, 提出了一种新的力,即翻转力。在总体布图规划阶段,翻转力能根据线长将每个模块翻转到理想的方向。此外,基于静电场模型设计了一个新的总体布图规划流程。 在该流程中,本文对超大型模块的密度计算进行了特殊处理, 以减小超大型模块的排斥力,使得其他模块能更加靠近超大型模块,从而实现更加均匀的模块分布。为了更好地利用边框处缝隙中的空白区域,提出了一种边框处缝隙处理方法。最后, 在布图规划算法中添加了后处理阶段以进一步优化布图结果。该后处理阶段首先基于混合整数线性规划的翻转模型对模块的翻转方向进行再次优化,然后使用本文提出的新的空白区域再分配方法。该方法减小了线性规划问题中约束条件的数量且能进行多轮次的优化,相对于以往的方法能够更有效地缩短线长。在HB+和ami49_x基准电路上,实验结果表明,本文的布图规划算法与最好的布图规划算法相比, 平均半周长线长分别至少减小了13.3%和13.7%。