过刊目录

  • 全选
    |
  • 2024, 24(2): 0-0.
    下载 ( )   可视化   收藏
  • Chiplet研究专栏
  • Chiplet研究专栏
    厉佳瑶, 张琨, 潘权
    2024, 24(2): 1-9.
    下载 ( ) HTML ( )   可视化   收藏

    芯粒(Chiplet)是一种将多个小型芯片集成为一个完整的系统芯片的技术,旨在实现芯片的重用、异构集成、性能提升和成本降低等目标。该技术的发展重点主要包括异构集成、新型互连和新型封装。其中,接口互连是Chiplet技术的关键。接口互连包括物理层接口和数据传输协议,接口和协议的设计需要考虑工艺技术、封装技术、功耗限制和上层应用程序的要求等,串行互连和并行互连是芯片到芯片实体层接口的两种选择。此外,对于不同的传播介质,应运而生出一些新型的互连技术,如光互连和无线互连,它们可以提供更高的带宽、更低的功耗和更灵活的互连拓扑。未来,Chiplet技术有望为电子领域带来重大的突破和发展,促使更加高效、灵活和富有创新性的芯片设计和制造。

  • Chiplet研究专栏
    刘朝阳, 任博琳, 王则栋, 吕方旭, 郑旭强
    2024, 24(2): 10-22.
    下载 ( ) HTML ( )   可视化   收藏

    随着半导体工艺尺寸逐渐逼近物理极限,芯片的功耗、性能和面积随工艺制程进步而带来的提升越来越小,半导体技术进入“后摩尔时代”。为进一步满足机器学习与人工智能等信息通信行业快速发展带来的高带宽通信需求,基于先进的互连和封装技术的Chiplet技术步入了我们的视野。Chiplet技术将原来的复杂多功能SoC芯片拆成多个小面积、低成本、不同工艺节点的小芯片,再进行重新组装,因其良率高、成本低、集成度高、性能强大、灵活性好、上市时间快等优点受到学术界和产业界的高度关注。本文对Chiplet的技术特征、优势、发展历史以及具体应用进行了梳理和阐述,同时详细介绍了Chiplet的关键核心技术尤其是Chiplet D2D互连技术,最后叙述了Chiplet现存的技术问题与挑战,并给出了未来发展建议。

  • Chiplet研究专栏
    韩晨曦, 赵潇腾, 刘源, 张圻, 刘术彬, 朱樟明
    2024, 24(2): 23-30.
    下载 ( ) HTML ( )   可视化   收藏

    芯粒(Chiplet)技术可以提升集成芯片良率、降低研发成本并提升效率,因此成为目前的研究热点。不同芯粒之间需要高速数据接口进行互连通信。为提升总带宽密度,芯粒互连多采用单端信号传输数据,因此会受共模噪声、同步开关噪声以及串扰噪声的影响。弦和信令通过对传输数据编解码将单端信号转换为伪差分信号,可以抑制噪声,提高信号传输质量。同时,弦和信令作为一种调制方式,与工艺、架构等无关,工艺移植性良好,因此得到广泛应用。本文对常见的弦和信令进行了回顾,并分析总结了其性能参数,最后对弦和信令的发展进行了展望。

  • Chiplet研究专栏
    李沛杰, 刘勤让, 陈艇, 沈剑良, 吕平, 郭威
    2024, 24(2): 31-40.
    下载 ( ) HTML ( )   可视化   收藏

    随着集成电路向后摩尔时代发展,异构集成技术成为微电子的新兴方向,异构集成互连接口作为异构集成技术的关键,对异构集成芯片和系统至关重要。为进一步推进异构集成互连接口的实现,分析了现有异构集成芯片和系统的结构,将异构集成技术总结为小芯粒拼接大芯片、大芯片拼接大芯片、晶圆级芯片及晶圆级系统4个技术路线,并对不同技术路线下异构集成互连接口特性进行了总结和对比,阐述了当前产业界和学术界围绕异构集成互连接口的研究现状及存在的问题,最后给出了异构集成互连接口的未来发展趋势和需具备的技术特征。

  • Chiplet研究专栏
    陈龙, 黄乐天
    2024, 24(2): 41-49.
    下载 ( ) HTML ( )   可视化   收藏

    目前,芯片设计面临“面积墙”的挑战,这为芯片制造带来了高昂的流片成本。芯粒技术可以通过成熟的工艺制程制造较小面积的芯片,然后通过先进封装方式打破面积墙的限制,实现芯片的敏捷设计,降低设计成本。而设置多大的芯粒颗粒度可以满足芯片设计的灵活需求,是利用芯粒技术的一个核心问题。芯粒功能的划分也影响着芯粒间的互连结构,如何实现各功能芯粒间互连是最终实现芯片功能的关键。因此,本文综述国内外近年来对芯粒功能划分上的研究、在芯粒设计空间上的探索以及芯粒功能划分对芯粒间互连网络影响,并指出芯粒的设计方法学是未来芯粒技术发展的重要研究方向。

  • Chiplet研究专栏
    范晨晖, 刘晓贤, 刘诺, 朱樟明
    2024, 24(2): 50-56.
    下载 ( ) HTML ( )   可视化   收藏

    基片集成波导滤波功分器在通信系统中的应用逐渐广泛。与传统波导谐振器相同,基片集成波导谐振器含有多个传输模式,导致基片集成波导滤波器的宽阻带特性很难实现。本文设计了一种由电激励实现的超宽阻带基片集成波导滤波功分器。具体地,提出了一种基于电磁交替耦合拓扑的四阶基片集成波导滤波功分器,具有电输入和电输出端口。横向耦合通过谐振腔侧边开窗实现磁耦合,纵向耦合通过在相邻两腔之间的耦合窗口中蚀刻S槽线实现电耦合。通过正交传输路径可以抑制多个高阶模式,仿真和测量结果表明,阻带带宽分别大于9f0和3.1f0范围,该中心频率为35.5 GHz的滤波功分器的带外抑制效果优于-20 dB。上述方法经实物验证,试验结果与仿真结果吻合。

  • 研究论文
  • 研究论文
    张展华, 王家豪, 丁文杰, 曹鹏
    2024, 24(2): 57-63.
    下载 ( ) HTML ( )   可视化   收藏

    随着先进工艺的演进,泄漏功耗在集成电路总功耗中的占比不断增大,已逐渐成为制约电路功耗降低的重要因素之一。在已有的漏功耗优化方法中,基于阈值电压分配的方法具有指数关系的功耗优化效果,并且对已进行的布局布线不产生影响,因而被广泛采用。然而,在商用签核工具中,为了保持伪线性复杂度而限制了底层算法所做的全局搜索,使得难以获得最优结果。 本文提出一种基于图神经网络和强化学习的联合优化框架RL-LPO,实现高效的门单元阈值电压分配。 在RL-LPO中,采用图神经网络GraphSAGE编码电路的时序和物理信息对目标单元及其局部邻域信息进行聚合;采用深度确定性策略梯度(Deep Deterministic Policy Gradient,DDPG)强化学习算法,在奖励函数的指导下,考虑漏功耗和时序变化进行阈值电压的分配。 本文提出的门单元阈值电压分配框架RL-LPO在28 nm工艺下由IWLS2005和Opencores基准电路进行验证,与商用签核工具相比,在不增加时序违例的前提下,RL-LPO降低了至少2.1%的额外漏功耗,并实现了至少4.2倍的加速。

  • 研究论文
    倪文威, 左芸帆, 闫浩
    2024, 24(2): 64-69.
    下载 ( ) HTML ( )   可视化   收藏

    稀疏矩阵求解是SPICE仿真的重要部分,目前求解所使用的算子通常为通用浮点计算单元,运算速度受限。本文通过改进通用浮点算子中加/减和乘单元,使其在SPICE仿真专用背景下能实现更快的求解速度。对传统加减单元使用舍入并行延时优化算法和双路径设计方案,利用香农扩展、非精确前导零补偿等手段优化了电路的关键路径延时。对传统乘单元通过改变传统压缩拓扑层结构、优化注入值算法中舍入进位等逻辑改善了相关延时。最终,在TSMC 28 nm工艺下对双精度浮点求解速度分别为0.46 ns和0.79 ns,对比Synopsys公司的DW库单元延时分别减小33.4%和7.1%,面积分别减小4.62%和1.6%。实验结果表明,改进后浮点单元能有效降低矩阵单次求解步骤的时间,在一定程度上加速瞬态仿真整体速度。

  • 研究论文
    左兆辉, 王铮, 刘铁强
    2024, 24(2): 70-73.
    下载 ( ) HTML ( )   可视化   收藏

    针对铷原子钟守时特性,提出了一种高精度守时技术。该技术采用温度及频率漂移智能分离算法,自动分离出温度和频率漂移特性,并采用多次曲线拟合方式分别拟合出频率漂移和温度特性曲线,在守时过程中分开进行精准补偿,实现铷原子钟高精度的守时。

  • 研究论文
    张磊, 李响, 陈宏君, 叶立文, 曾凯
    2024, 24(2): 74-80.
    下载 ( ) HTML ( )   可视化   收藏

    针对标准ST语言无法完全适应风机控制等应用场景的问题,提出并实现了一种融合C语言特性的扩展ST语言及其编译系统。该扩展ST语言将递归函数、无返回值函数、动态数组、功能块数组以及调用程序等特性融入标准ST语言内;在完全兼容标准ST语言的同时弥补了其不足。该编译系统支持扩展ST语言的词法分析、语法分析、语义分析与交叉编译,并生成控制器能够识别的可执行文件。扩展后的ST语言及其编译系统能够完全适应风力发电控制以及其他应用场景。在实际工程中的应用表明,扩展ST语言能够完全支持实际工程中的特殊应用,并能提高控制程序的编写及执行效率。

  • 研究论文
    李晴爽, 文丰, 李辉景
    2024, 24(2): 81-85.
    下载 ( ) HTML ( )   可视化   收藏

    针对导弹飞行后数据记录装置的部分接口受损而无法顺利回读飞行数据的问题,研发了可以高速回读存储芯片片内数据的Flash读写设备,在FPGA内置的LVDS收发器基础上利用Aurora协议设计了每通道速率可达1.562 5 Gb/s的高速并行收发链路,以及在串/并转换的基础上设计了传输速度较慢的备用串行读数链路。系统实现了高速读数接口和备用读数接口皆可顺利将Flash芯片片内的数据无丢帧地回读传输至测试台进行评估、分析、利用,具有硬件设计简单、回读数据方便快捷的特点。

  • 研究论文
    陈亚聪, 冯兴乐, 陈书鹏
    2024, 24(2): 86-90.
    下载 ( ) HTML ( )   可视化   收藏

    为增强智能家居系统的便捷性,不破坏原有智能家居系统的结构便可增加新用户、新终端设备,设计了一种基于MQTT协议的智能家居模块化拓展系统。系统选用MQTT协议统一管理网关和用户,网关选用STM32F103RCT6作为微处理器统一管理终端设备。同时,云平台、微信小程序、网关通信选用MQTT协议实现远程传输,实现应用端微信小程序对家居设备状态可视化展示和控制管理的功能。实验结果表明,增加新用户、新终端设备操作简单,经济高效,为用户节省了大量资金。

  • 研究论文
    李甲飞, 李启晨, 张民, 程春和, 史磊, 郝艳军, 刘钊
    2024, 24(2): 91-95.
    下载 ( ) HTML ( )   可视化   收藏

    继电保护设备中使用了大量的光收发器,用于设备内部和设备间的通信。现阶段,光收发器失效主要分为两种情况,针对其完全失效继电保护设备已有成熟的反措方案,但是其不完全失效可能会导致通信报文单帧刷屏、误报和网络堵塞等严重问题,影响继电保护设备的正常运行,对整个系统产生不利影响。本文针对光收发器不完全失效的问题,基于FPGA芯片设计了光口数据监控机制,解决了光收发器异常导致继电保护设备可靠性降低的问题;针对双监控链路,设计了切换方案,实现了A、B系统监视的无缝衔接,最后依托硬件平台验证了方案的有效性。

  • 研究论文
    郑俊华, 郑雅伟
    2024, 24(2): 96-100.
    下载 ( ) HTML ( )   可视化   收藏

    为解决传统的基于物联网的远程测量技术中存在的测量精度与传感器成本无法兼顾、数据更新实时性不好、通信成本过高的问题,提出一种传感器数据采集方案,利用软件算法实现了高精度。同时,采用LTE-Cat-1为数据通信方式,将数据传输到远程云服务器及终端。将方案运用到远程海拔高度测量中,经过严谨的计算和测试验证,测量的绝对误差小于5 m,相对误差低于0.5%,数据传输的稳定性高,实时性可以控制到1 s之内,同时兼顾了通信的成本,在数据上传频率达到1次/s的情况下,数据流量可以控制在600 KB/h,满足系统的高精度、低成本、高实时性和稳定性要求。

  • 研究论文
    邵龙
    2024, 24(2): 101-104.
    下载 ( ) HTML ( )   可视化   收藏

    针对现有嵌入式操作系统加载模式选择方法会增加额外硬件开销和牺牲加载速度的问题,提出了一种基于链路状态信息的嵌入式操作系统加载模式选择方法。该方法利用上电后先复位PHY等外设再复位CPU,CPU运行BootLoader读取并判断PHY的链路建立指示信号确定加载模式,若链路建立指示信号指示网络已连接好,则选择以太网远程加载模式,其他情况下都选择本地存储器加载模式。工程应用实测结果表明,该方法稳定可靠。